- ET7428 1Ω Dual SPDT Negative Signal Handing Analog Switch
- ET7222 High-Speed USB 2.0(480Mbps) Switch
- ET5228H 0.6Ω Dual SPDT Negative Signal Handing Analog Switch
- ET5223 0.5Ω Dual SPDT Analog Switch
- HTR6916 共阴极16x9阵列LED 驱动器
- HTR7198(S), HTR7144(S) 带自动呼吸功能的18x
- PL62010 集成升降压控制器及双向PD3.0等多种快
- RY6050-ADJ Series 500mA Adjustable High-Speed Low Power LDO
- RY6050 Series 500mA High PSRR, Low Noise, Low Power LDO
- RY6313 40V 150mA Low Power LDO
- RY6031 300mA High PSRR, Low Noise, Low Power LDO
- RY8337C 36V 3A 500KHz Synchronous Step-Down Regulator
- RY8337B 30V 3A 500KHz Synchronous Step-Down Regulator
- RY8337 38V 3.3A 500KHz Synchronous Step-Down Regulator
高速高频PCB设计中过孔残桩的影响
过孔的应用场景非常多,过孔的结构也是相当复杂,在写《ADS信号完整性仿真与实战》一书时,用了一整章介绍了过孔。如下是过孔的一张简化结构图:

其中就包括了过孔的残桩Stub。
通常,在普通设计高多层板的时候,工程师都是想着把高速信号线或者射频线设计在内层(带状线)或者外层(微带线)好就行,而不考虑到底是布线在内层的第几层,认为带状线性能都是一样的。

其实并不是如此的,就近期我们处理的一个案例来讲,原本其设计如下图所示:

经过仿真之后,得到的插入损耗和回波损耗的结果如下图所示:

从上面的结果可以看到,不管是插入损耗还是回波损耗都非常差。再查看其阻抗,如下图所示:

从上图可以看到,其阻抗只有61ohm。以上的设计中,残桩最大值达到了72mil。按照生产工艺,在仿真软件ADS中把过孔的残桩去掉之后,如下图所示:

获得的仿真结果与原始的对比如下图所示:

显然,去掉残桩之后,插入损耗和回波损耗都得到了很好的改善。在14GHz左右,插入损耗相差约40dB,回波损耗也相差了约13dB。这对于高速信号的设计影响非常的大。再对比下其阻抗,如下图所示:

两个设计的过孔阻抗相差了约20ohm。
下面从大家比较熟知的眼图,也可以看到一些结果上的差异:

上图是按照16Gbps的信号速率获得的眼图结果,显然,存在很大残桩时,其眼图完全闭合,而去掉残桩之后,其眼图张开了。
所以,过孔残桩会直接影响到信号传输的性能,工程师在设计时要重视过孔残桩的存在。在信号速率比较高,且残桩比较长时,在PCB生产时,要考虑在过孔处使用Backdrill工艺,或者使用盲埋孔。当然,并不是每一类设计都要使用Backdrill工艺或者盲埋孔,因为它们都会带来成本上的增加。
上一篇:如何解决继电器触点粘连问题
下一篇:数字功放与模拟功放优劣势